Дешифратор это что такое

Дешифратор - это... Что такое Дешифратор?

Шифраторы, дешифраторы и преобразователи кодов: схемы, принцип работы

Шифратор и дешифратор

Шифраторы и дешифраторы

Одноединичные дешифраторы

См. также

Литература

Ссылки

Шифраторы

Дешифраторы

Преобразователи кодов

Бинарный двоичный одноединичный дешифратор

Тринарный двоичный одноединичный дешифратор

Дешифраторы.

Файл:Decoder Example.svg

Дешифратор (декодер) — комбинационное устройство, преобразующее n-разрядный двоичный, троичный или k-ичный код в -ичный одноединичный код, где — основание системы счисления. Логический сигнал появляется на том выходе, порядковый номер которого соответствует двоичному, троичному или k-ичному коду. Дешифраторы являются устройствами, выполняющими двоичные, троичные или k-ичные логические функции (операции).

Двоичный дешифратор работает по следующему принципу: пусть дешифратор имеет N входов, на них подано двоичное слово , тогда на выходе будем иметь такой код, разрядности меньшей или равной , что разряд, номер которого равен входному слову, принимает значение единицы, все остальные разряды равны нулю. Очевидно, что максимально возможная разрядность выходного слова равна . Такой дешифратор называется полным. Если часть входных наборов не используется, то число выходов меньше , и дешифратор является неполным.

Функционирование одноединичного дешифратора описывается системой конъюнкций:

…

Часто дешифраторы дополняются входом разрешения работы (Enable). Если на этот вход поступает единица, то дешифратор функционирует, в ином случае на выходе дешифратора вырабатывается логический ноль вне зависимости от входных сигналов.

Функционирование одноединичного дешифратора с дополнительным входом (Enable) описывается системой конъюнкций:

…

Существуют дешифраторы с инверсными выходами, у такого дешифратора выбранный разряд показан нулём.

Обратное преобразование осуществляет шифратор.

Дешифраторы. Это комбинационные схемы с несколькими входами и выходами, преобразующие код, подаваемый на входы в сигнал на одном из выходов. На одном выходе дешифратора появляется логическая единица, а на остальных — логические нули, когда на входных шинах устанавливается двоичный код определённого числа или символа, то есть дешифратор расшифровывает число в двоичном, троичном или k-ичном коде, представляя его логической единицей на определённом выходе. Число входов дешифратора равно количеству разрядов поступающих двоичных, троичных или k-ичных чисел. Число выходов равно полному количеству различных двоичных, троичных или k-ичных чисел этой разрядности.

Для n-разрядов на входе, на выходе , или . Чтобы вычислить, является ли поступившее на вход двоичное, троичное или k-ичное число известным ожидаемым, инвертируются пути в определённых разрядах этого числа. Затем выполняется конъюнкция всех разрядов преобразованного таким образом числа. Если результатом конъюнкции является логическая единица, значит на вход поступило известное ожидаемое число.

Из логических элементов являющихся дешифраторами можно строить дешифраторы на большое число входов. Каскадное подключение таких схем позволит наращивать число дифференцируемых переменных.

Является объединением четырёх () бинарных (двухоперандных, двухаргументных) двоичных логических функций:

x0 1 0 1 0 x1 1 1 0 0 Название действия (функции) Номер функции F0 F1 F2 F3

Является объединением восьми () тринарных (трёхоперандных, трёхаргументных) двоичных логических функций:

x0 1 0 1 0 1 0 1 0 x1 1 1 0 0 1 1 0 0 x2 1 1 1 1 0 0 0 0 Название действия (функции) Номер функции F0 F1 F2 F3 F4 F5 F6 F7


0	0	0	0	0	0	0	1	Детектор 0	F3,1
0	0	0	0	0	0	1	0	Детектор 1	F3,2
0	0	0	0	0	1	0	0	Детектор 2	F3,4
0	0	0	0	1	0	0	0	Детектор 3	F3,8
0	0	0	1	0	0	0	0	Детектор 4	F3,16
0	0	1	0	0	0	0	0	Детектор 5	F3,32
0	1	0	0	0	0	0	0	Детектор 6	F3,64
1	0	0	0	0	0	0	0	Детектор 7	F3,128

Шифратор (электроника)

Логические устройства разделяют на два класса: комбинационные и последовательностные.

Устройство называют комбинационным, если его выходные сигналы в некоторый момент времени однозначно определяются входными сигналами, имеющими место в этот момент времени.

Иначе устройство называют последовательностным или конечным автоматом (цифровым автоматом, автоматом с памятью). В последовательностных устройствах обязательно имеются элементы памяти. Состояние этих элементов зависит от предыстории поступления входных сигналов. Выходные сигналы последовательностных устройств определяются не только сигналами, имеющимися на входах в данный момент времени, но и состоянием элементов памяти. Таким образом, реакция последовательностного устройства на определенные входные сигналы зависит от предыстории его работы.

Среди как комбинационных, так и последовательностных устройств выделяются типовые, наиболее широко используемые на практике.

Шифратор — это комбинационное устройство, преобразующее десятичные числа в двоичную систему счисления, причем каждому входу может быть поставлено в соответствие десятичное число, а набор выходных логических сигналов соответствует определенному двоичному коду. Шифратор иногда называют «кодером» (от англ. coder) и используют, например, для перевода десятичных чисел, набранных на клавиатуре кнопочного пульта управления, в двоичные числа.

Если количество входов настолько велико, что в шифраторе используются все возможные комбинации сигналов на выходе, то такой шифратор называется полным, если не все, то неполным. Число входов и выходов в полном шифраторе связано соотношением n= 2m, где n— число входов, m— число выходов.

Так, для преобразования кода кнопочного пульта в четырехразрядное двоичное число достаточно использовать лишь 10 входов, в то время как полное число возможных входов будет равно 16 (n = 24 = 16), поэтому шифратор 10×4 (из 10 в 4) будет неполным.

Рассмотрим пример построения шифратора для преобразования десятиразрядного единичного кода (десятичных чисел от 0 до 9) в двоичный код. При этом предполагается, что сигнал, соответствующий логической единице, в каждый момент времени подается только на один вход. Условное обозначение такого шифратора и таблица соответствия кода приведены на рис. 3.35.

Используя данную таблицу соответствия, запишем логические выражения, включая в логическую сумму те входные переменные, которые соответствуют единице некоторой выходной переменной. Так, на выходе у1 будет логическая «1» тогда, когда логическая «1» будет или на входе Х1,или Х3, или Х5, или Х7, или X9, т. е. у1 = Х1+ Х3+ Х5+ Х7+X9

Аналогично получаем у2 = Х2 + Х3 + Х6 + X7 у3 = Х4 + Х5 + Х6 + Х7 у4 = Х8 + X9

Представим на рис. 3.36 схему такого шифратора, используя элементы ИЛИ. На практике часто используют шифратор с приоритетом. В таких шифраторах код двоичного числа соответствует наивысшему номеру входа, на который подан сигнал «1», т. е. на приоритетный шифратор допускается подавать сигналы на несколько входов, а он выставляет на выходе код числа, соответствующего старшему входу.

Рассмотрим в качестве примера (рис. 3.37) шифратор с приоритетом (приоритетный шифратор) К555ИВЗ серии микросхем К555 (ТТЛШ). Шифратор имеет 9 инверсных входов, обозначенных через PRl, …, PR9 . Аббревиатура PR обозначает «приоритет». Шифратор имеет четыре инверсных выхода Bl, …, B8 . Аббревиатура B означает «шина» (от англ. bus). Цифры определяют значение активного уровня (нуля) в соответствующем разряде двоичного числа. Например, B8 обозначает, что ноль на этом выходе соответствует числу 8. Очевидно, что это неполный шифратор.

Если на всех входах — логическая единица, то на всех выходах также логическая единица, что соответствует числу 0 в так называемом инверсном коде (1111). Если хотя бы на одном входе имеется логический ноль, то состояние выходных сигналов определяется наибольшим номером входа, на котором имеется логический ноль, и не зависит от сигналов на входах, имеющих меньший номер.

Например, если на входе PR1 — логический ноль, а на всех остальных входах — логическая единица, то на выходах имеются следующие сигналы: В1 − 0, В2 − 1, В4 − 1, В8 − 1, что соответствует числу 1 в инверсном коде (1110).

Если на входе PR9 логический ноль, то независимо от других входных сигналов на выходах имеются следующие сигналы: В1 − 0 , В2 − 1 , В4 − 1, В8 − 0, что соответствует числу 9 в инверсном коде (0110).

Основное назначение шифратора — преобразование номера источника сигнала в код (например, номера нажатой кнопки некоторой клавиатуры).

Называется комбинационное устройство, преобразующее n-разрядный двоичный код в логический сигнал, появляющийся на том выходе, десятичный номер которого соответствует двоичному коду. Число входов и выходов в так называемом полном дешифраторе связано соотношением m= 2n, где n- число входов, а m— число выходов. Если в работе дешифратора используется неполное число выходов, то такой дешифратор называется неполным. Так, например, дешифратор, имеющий 4 входа и 16 выходов, будет полным, а если бы выходов было только 10, то он являлся бы неполным.

Обратимся для примера к дешифратору К555ИД6 серии К555 (рис. 3.38).

Дешифратор имеет 4 прямых входа, обозначенных через А1, …, А8. Аббревиатура A обозначает «адрес» (от англ.address). Указанные входы называют адресными. Цифры определяют значения активного уровня (единицы) в соответствующем разряде двоичного числа. Дешифратор имеет 10 инверсных выходов Y0, …, Y9. Цифры определяют десятичное число, соответствующее заданному двоичному числу на входах. Очевидно, что этот дешифратор неполный.

Значение активного уровня (нуля) имеет тот выход, номер которого равен десятичному числу, определяемому двоичным числом на входе. Например, если на всех входах — логические нули, то на выходе Y0 — логический ноль, а на остальных выходах — логическая единица. Если на входе А2 — логическая единица, а на остальных входах — логический ноль, то на выходе Y2 — логический ноль, а на остальных выходах — логическая единица. Если на входе — двоичное число, превышающее 9 (например, на всех входах единицы, что соответствует двоичному числу 1111 и десятичному числу 15), то на всех выходах — логическая единица.

Дешифратор — одно из широко используемых логических устройств. Его применяют для построения различных комбинационных устройств.

Рассмотренные шифраторы и дешифраторы являются примерами простейших преобразователей кодов.

В общем случае, называют устройства, предназначенные для преобразования одного кода в другой, при этом часто они выполняют нестандартные преобразования кодов. Преобразователи кодов обозначают через X/Y.

Рассмотрим особенности реализации преобразователя на примере преобразователя трехэлементного кода в пятиэлементный. Допустим, что необходимо реализовать таблицу соответствия кодов, приведенную на рис. 3.39.

Здесь через N обозначено десятичное число, соответствующее входному двоичному коду. Преобразователи кодов часто создают по схеме дешифратор — шифратор. Дешифратор преобразует входной код в некоторое десятичное число, а затем шифратор формирует выходной код. Схема преобразователя, созданного по такому принципу, приведена на рис. 3.40, где использован матричный диодный шифратор. Принцип работы такого преобразователя довольно прост. Например, когда на всех входах дешифратора логический «О», то на его выходе 0 появляется логическая «1», что приводит к появлению «1» на выходах у4 и у5, т. е. реализуется первая строка таблицы соответствия кодов. Промышленность выпускает большое число шифраторов, дешифраторов и преобразователей кодов, таких как дешифратор 4×16 со стробированием (К555ИДЗ), преобразователь кода для управления светодиодной матрицей 7×5 (К155ИД8), преобразователь кода для управления шкальным индикатором (К155ИД15) и др.

Дешифраторы

Линейный или одноступенчатый дешифратор. Дешифратор - это комбинационное устройство, предназначенное для преобразования параллельного двоичного кода в унитарный, т.е. позиционный код. Обычно, указанный в схеме номер вывода дешифратора соответствует десятичному эквиваленту двоичного кода, подаваемого на вход дешифратора в качестве входных переменных, вернее сказать, что при подаче на вход устройства параллельного двоичного кода на выходе дешифратора появится сигнал на том выходе, номер которого соответствует десятичному эквиваленту двоичного кода. Отсюда следует то, что в любой момент времени выходной сигнал будет иметь место только на одном выходе дешифратора. В зависимости от типа дешифратора, этот сигнал может иметь как уровень логической единицы (при этом на всех остальных выходах уровень логического 0), так и уровень логического 0 (при этом на всех остальных выходах уровень логической 1). В дешифраторах каждой выходной функции соответствует только один минтерм, а количество функций определяется количеством разрядов двоичного числа. Если дешифратор реализует все минтермы входных переменных, то он называется полным дешифратором (в качестве примера неполного дешифратора можно привести дешифратор двоично-десятичных чисел).

Рассмотрим пример синтеза дешифратора (полного) 3 ® 8, следовательно, количество разрядов двоичного числа - 3, количество выходов - 8.

Таблица состояний дешифратора

Х3 Х2 Х1

Z0 Z1 Z2 Z3 Z4 Z5 Z6 Z7

0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 0 1

1 1 0

1 1 1

1 0 0 0 0 0 0 0

0 1 0 0 0 0 0 0

0 0 1 0 0 0 0 0

0 0 0 1 0 0 0 0

0 0 0 0 1 0 0 0

0 0 0 0 0 1 0 0

0 0 0 0 0 0 1 0

0 0 0 0 0 0 0 1

Как следует из таблицы состояния, каждой функции соответствует только один минтерм, следовательно, не требуется минимизировать эти функции (рис. 2.9).

Из полученных уравнений и схемы дешифратора следует, что для реализации полного дешифратора на m входов (переменных) потребуются n = 2m элементов конъюнкции (количество входов каждого элемента “И” равно m)и m элементов отрицания.

Пирамидальные дешифраторы. Пирамидальные дешифраторы позволяют реализовать схему на базе только двухвходовых элементов логического умножения (конъюнкции). Рассмотрим пример реализации дешифратора 3®8

Для построения такого дешифратора потребуется 12 двухвходовых элементов 2И и три инвертора. Пирамидальные дешифраторы при больших количествах входных переменных позволяют несколько упростить конструкцию устройства, т.е. уменьшить количество интегральных микросхем.

Промышленностью стран СНГ, в том числе и России, выпускаются различные модификации дешифраторов в интегральном исполнении. Обозначение дешифраторов на принципиальных схемах показано на рис. 2.10.

Двухступенчатые дешифраторы на интегральных микросхемах. Пример дешифратора для пятиразрядного двоичного кода. Каждый дешифратор выполнен с управляющими входами, объединенными конъюнктивно. При выполнении условия конъюнкции на выходе, номер которого соответствует десятичному эквиваленту двоичного кода, появится уровень логического “0”. В противном случае все выходы находятся в состоянии логической единицы (рис.2.11). Как следует из рис. 2.11, пятиразрядный дешифратор, имеющий 32 выхода, выполнен на базе четырех дешифраторов с использованием лишь одного дополнительного инвертора, что достигнуто благодаря наличию входной управляющей логики каждой интегральной микросхемы. Нетрудно заметить, что входная логика дешифраторов КР1533ИД7 позволяет реализовать функцию дешифратора 2®3 без дополнительных элементов, а полного дешифратора 2®4 с использованием одного инвертора.

Дешифраторы и шифраторы

Из микросхем комбинационного типа при разработке цифровых устройств широко используют дешифраторы, их номенклатура довольно разнообразна.

Микросхема ИД- (рис. 79) имеет четыре адресных входа 1, 2,4, 8, два инверсных входа стробирования S, объединенных по И, и 16 её выходов 0-15. Если на обоих входах стробирования лог. 0, на том из выходов, номер которого соответствует десятичному эквиваленту входного кода (вход 1 - младший разряд, вход 8 -старший), будет лог. 0, на остальных выходах - лог. 1. Если хотя бы на одном из входов стробирования S лог. 1, то независимо от состояний входов на всех выходах микросхемы формируется лог. 1.

Наличие двух входов стробирования существенно расширяет возможности использования микросхем. Из двух микросхем ИД-, дополненных одним инвертором, можно собрать дешифратор на 32 выхода (рис. 80), дешифратор на 64

выхода собирается из четырех микросхем ИД- и двух инверторов (рис 81), а на 256 выходов - из 17 микросхем ИД- (рис 82).

Микросхема ИД4 (рис 83) содержит два дешифратора на четыре выхода каждый с объединенными адресными входами и разделенными входами стробирования Лог 0 на выходах первого (верхнего по

схеме) дешифратора формируется (аналогично ИД-) лишь при наличии на обоих стробирующих входах логического 0. Соответствующее условие для второго дешифратора - наличие на одном из его входов стробирования лог 1 (вывод 1), а на другом - лог 0 (вывод 2). Такая структура микросхемы позволяет использовать ее в различных вариантах включения. На основе микросхемы ИД4 могут быть построены, в частности, дешифраторы на восемь выходов с входом стробирования (рис. 84) и на 16 выходов (рис. 85). На девяти микросхемах ИД4 можно собрать дешифратор на 64 выхода по схеме, подобной на рис. 82.

Если дополнить микросхему ИД4 тремя элементами 2И-НЕ, можно получить дешифратор на десять выходов (рис. 86).

Микросхема К555ИД5 (рис. 83) аналогична по функционированию ИД4, но имеет выходы с открытым коллектором.

Описанные двоичные дешифраторы являются полными: любому состоянию адресных входов соответствует нулевое состояние некоторого единственного выхода. В ряде случаев, например при двоично-десятичном представлении чисел, удобно использовать неполные дешифраторы,

в которых число выходов меньше числа возможных состояний адресных входов. В частности, двоично-десятичный дешифратор содержит десять выходов и не меньше четырех входов. На основе полного дешифратора всегда можно построить неполный на меньшее число входов.

Однако ввиду широкого использования в устройствах индикации двоично-десятичных дешифраторов в состав серии К 155 специально включен двоично-десятичный дешифратор К155ИД1 с высоковольтным выходом (рис. 87). Дешифратор имеет четыре входа, которые могут подключаться к выходам любого источника кода 1-2-4-8, и десять выходов, которые могут подключаться к катодам газоразрядного цифрового или знакового индикатора

(анод последнего через резистор сопротивлением 22...91 кОм подключен к полюсу источника постоянного или пульсирующего напряжения 200...300 В).

Схема подключения дешифратора к микросхеме К155ИЕ4, включенной в режим деления на 10 с кодом 1-2-4-6, приведена на рис. 88.

Для подключения микросхемы К155ИД1 к выходам декады на микросхемах ТМ2 (см. рис. 19) или декады по рис. 22 необходим дополнительный элемент И, в качестве которого могут быть использованы два любых маломощных диода (рис. 89) или 1/4 часть интегральной микросхемы ЛИ1.

Для подключения выходов микросхемы К155ИД1 ко входам других микросхем ТТЛ следует принять дополнительные меры по согласованию уровней, поскольку техническими условиями на микросхему К155ИД1 гарантируется выходное напряжение в состоянии лог. 0 не более 2,5 В, что превышает порог переключения микросхем ТТЛ, составляющий около 1,3 В. Практически выходное напряжение микросхем К155ИД1 в состоянии 0 может быть несколько выше или ниже порога переключения,

поэтому для надежной работы микросхемы-нагрузки в минусовую цепь питания этой микросхемы следует включить кремниевый диод. Такое включение повысит порог переключения примерно до 2 В, что обеспечит ее согласование с дешифратором К155ИД1. Кроме того, поднимется выходной уровень лог. 0 микросхемы примерно до 0,9 В, что вполне достаточно для нормальной работы последующих микросхем.

На рис. 90 приведена схема делителя частоты на 10 с переключаемой в пределах 10...1,1 скважностью выходных импульсов, иллюстрирующая описанные выше правила согласования дешифратора К155ИД1 с микросхемами ТТЛ.

Микросхема К555ИД6 (рис. 91) - неполный дешифратор двоично-десятичного кода 1-2-4-8. Как и микросхема К155ИД1, она имеет четыре адресных входа 1,2,4,8, но ее десять выходов 0-9 выполнены

по стандартной схеме. При подаче на входы 1, 2 4,8 кода чисел 0-9 на том выходе, номер которого соответствует десятичному эквиваленту входного кода, появляется лог. 0, на остальных выходах -лог. 1: при входных кодах, соответствующих числам 10-15, на всех выходах - лог. 1.

Микросхема ИД7 (рис. 92) - дешифратор, имеющий три адресных входа 1,2,4, три входа стробирования S, два из которых инверсные, и восемь инверсных выходов. Лог. 0 на одном из выходов может появиться лишь при единственном разрешающем сочетании сигналов на входах стробирования S - на инверсных входах должен быть лог. 0, на прямом - лог. 1. При всех других сочетаниях сигналов на входах S на всех выходах микросхемы -лог. 1. Сигнал лог. 0 при разрешающем сочетании на входах появится на том выходе дешифратора, номер которого соответствует десятичному эквиваленту кода, поданному на адресные входы 1, 2, 4.

Наличие трех входов стробирования позволяет простыми средствами объединять микросхемы для наращивания разрядности дешифратора. Три микросхемы ИД7 можно объединить в дешифратор на 24 выхода без дополнительных элементов (соединение микросхем DD1 -DD3 на рис. 93), четыре микросхемы и инвертор - в дешифратор на 32 выхода (рис. 93). Дополнив схему рис. 93 еще четырьмя микросхемами ИД7 и инвертором, можно получить дешифратор на 64 выхода.

Микросхема ИД10 (рис. 94) - дешифратор, по функционированию соответствующий микросхеме К555ИД6, но с выходами, выполненными с открытым коллектором. Для микросхемы К555ИЛ10 в состоянии лог. 0 ее выходной ток может достигать

24 мА, в состоянии лог. 1 на ее выход можно подавать напряжение до 15 В. Для микросхемы К155ИД10 максимально допустимое напряжение, которое можно подвести к выходу, находящемуся в состоянии лог. 1, также составляет 15 В. Выходное напряжение лог. 0 при втекающем токе 20 мА не более 0,4 В, при токе 80 мА - не более 0,9 В. Указанные выходные параметры позволяют применять микросхему К155ИД10 при построении распределителей с релейными выходами (рис. 95).

При необходимости увеличения числа выходов стробирование микросхемы можно осуществлять по входу 8. Для примера на рис. 96 приведена схема дешифратора на 64 выхода.

Отметим, что в соответствии с рис. 96 можно при необходимости соединять микросхемы К155ИД1, К555ИД6.

Микросхема КР531ИД14 (рис. 97) содержит два стробируемых дешифратора, каждый с двумя адресными входами 1 и 2, инверсным

входом стробирования S и инверсными выходами 0-3. Как и в других дешифраторах ТТЛ-серий, при разрешающем лог. 0 на входе S лог. 0 появляется на том выходе дешифратора, номер которого соответствует десятичному эквиваленту двоичного числа, поданному на адресные входы 1 и 2. При лог. 1 на входе S на всех выходах дешифратора также лог. 1.

Для получения дешифраторов с большим числом выходов можно соединять микросхемы в соответствии с рис. 98.

Функцию, обратную функции дешифраторов, выполняют шифраторы.

Микросхема ИВ1 - приоритетный шифратор (рис. 99). Она имеет восемь информационных входов 0-7 и вход разрешения Е. Выходов у микросхемы пять - три инверсных выходного кода 1,2,4; G -признака подачи входного сигнала и Р - переноса.

Если на всех информационных входах микросхемы лог. 1, на выходах 1,2,4, G - лог. 1, на выходе Р - лог. 0. При подаче лог. 0 на любой из информационных входов 0-7 на выходах 1,2, 4 появится инверсный код, соответствующий номеру входа, на который подан лог. 0, на выходе G - лог. 0, что

является признаком подачи входного сигнала, на выходе Р - лог. 1, которая запрещает работу других микросхем ИВ1 при их каскадном соединении. Если лог. 0 будет подан на несколько информационных входов микросхемы, выходной код будет соответствовать входу с большим номером.

Так работает микросхема при подаче на вход Е лог. 0. Если же на входе Е лог. 1 (запрет работы), на всех шести выходах микросхемы лог. 1.

Две микросхемы ИВ1 можно соединить по схеме рис. 100 для получения приоритетного шифратора на 16 входов.

Если лог. 0 подан на один из входов 0-7, на выходах DD3 появятся младшие разряды прямого выходного кода, на выходе G DD1 - лог. 0, определяющий разряд 8 выходного кода, на выходе Р - лог. 1, являющаяся признаком подачи входного сигнала. Если лог. 0 подать на один из входов 8-15, лог. 1 с выхода Р DD2 запретит работу DD1, младшие разряды на выходах DD3 определяются микросхемой DD2, на выходе 8 выходного кода будет лог. 1.

Таким образом, с выходов 1,2,4,8 устройства по схеме рис. 100 можно снять прямой код, соответствующий номеру входа, на который подан лог. 0.

Микросхемы ИВ1 можно соединять для получения большего числа входов. В этом случае выходы переноса микросхем с большими номерами следует соединить со входами запрета микросхем с меньшими номерами, выходы 1, 2,4 следует через многовходовые элементы И-НЕ подключить к выходам устройства - это будут младшие разряды выходного кода. Выходы G микросхем ИВ1 следует соединить с входами 0-7 еще одной микросхемы ИВ1, с выходов которой можно будет снять старшие разряды кода и признак подачи входного сигнала G (рис. 101). В схемах рис. 100 и 101 сохраняется свойство приоритетности шифраторов - при одновременной подаче лог. 0 на несколько входов выходной код всегда соответствует входу с наибольшим номером.

Микросхема К555ИВ- (рис. 102) - приоритетный шифратор. Она имеет девять инверсных входов 1-9 для подачи кодируемого сигнала и четыре инверсных выхода кода 1-2-4-8. В исходном состоянии на всех входах и выходах лог. 1. При подаче на любой из входов лог. 0 на выходах 1-2-4-8 формируется инверсный код номера входа, на который подан лог. 0. Если лог. 0 подан сразу на несколько входов, код на выходе соответствует наибольшему номеру входа, на который подан лог. 0.

Основное назначение микросхемы - преобразование номера источника сигнала в код, например номера нажатой кнопки. Для примера на рис. 103 показана схема квазисенсорного переключателя на 10 положений, выходными сигналами которого является код 1-2-4-8 нажатой и отпущенной кнопки (аналог переключателя с взаимовыключением).

При включении питания все триггеры микросхемы DD2 устанавливаются в 0, на выходах 1-2-4-8 код 1111, не соответствующий ни одной из нажатых кнопок. Если нажать любую из 10 кнопок SB1 - SB10, на выходе микросхемы DD1 сформируется инверсный код нажатой кнопки (для кнопки SB1 - 1111), этот код поступит на информационные входы микросхемы DD2. Ток через один из резисторов R1 - R10, соответствующий нажатой кнопке, включит транзистор VT1, на его коллекторе появится лог. 0 на время нажатия кнопки. Напряжение на левой обкладке конденсатора С2 начнет уменьшаться и через время,

в течение которого прекратится дребезг контактов кнопки, достигнет порога переключения элемента DD3.1. На выходе элемента DD3.1 появится лог. 1, на выходе DD3.2 - лог. 0. Изменение напряжения на правой обкладке конденсатора передается на вход элемента DD3.1, в результате чего произойдет скачкообразное переключение элементов микросхемы DD3 в противоположное состояние (рис. 104). Изменение лог. 0 на выходе элемента DD3.3 на лог. 1 приведет к записи инверсного кода с выходов микросхемы DD1 в триггеры микросхемы DD2, на ее инверсных выходах появится прямой код нажатой кнопки.

В момент отпускания кнопки первое размыкание ее контактов приведет к появлению лог. 1 на нижнем по схеме входе элемента DD3.1, вся цепочка элементов микросхемы DD3 переключится. На время дребезга контактов кнопки лог. 1 на верхнем по схеме входе элемента DD3,1 будет поддерживаться за счет положительной обратной связи через конденсатор С2. На выходе микросхемы DD2 сохранится код нажатой кнопки. Если при нажатой кнопке нажать еще одну, выходной код не изменится, он будет соответствовать первой из нажатых кнопок. Код не изменится и при отпускании кнопок. Если нажать одновременно (с точностью до задержки, вносимой цепью подавления дребезга DD3.1, DD3.2) две или более кнопок, выходной код будет соответствовать кнопке с большим номером.

В схеме рис. 103 можно использовать и микросхему (несколько микросхем) ИВ1, в этом случае транзистор VT1 излишен. Входной сигнал на схему подавления дребезга необходимо будет подать с выхода G микросхемы ИВ1.

Цифровая электроника

Одними из очень важных элементов цифровой техники, а особенно в компьютерах и системах управления являются шифраторы и дешифраторы.

Когда мы слышим слово шифратор или дешифратор, то в голову приходят фразы из шпионских фильмов. Что-то вроде: расшифруйте депешу и зашифруйте ответ.

В этом нет ничего неправильного, так как в шифровальных машинах наших и зарубежных резидентур используются шифраторы и дешифраторы.

Таким образом, шифратор (кодер), это электронное устройство, в данном случае микросхема, которая преобразует код одной системы счисления в код другой системы. Наибольшее распространение в электронике получили шифраторы, преобразующие позиционный десятичный код, в параллельный двоичный. Вот так шифратор может обозначаться на принципиальной схеме.

К примеру, представим, что мы держим в руках обыкновенный калькулятор, которым сейчас пользуется любой школьник.

Поскольку все действия в калькуляторе выполняются с двоичными числами (вспомним основы цифровой электроники), то после клавиатуры стоит шифратор, который преобразует вводимые числа в двоичную форму.

Все кнопки калькулятора соединяются с общим проводом и, нажав, к примеру, кнопку 5 на входе шифратора, мы тут же получим двоичную форму данного числа на его выходе.

Конечно же, шифратор калькулятора имеет большее число входов, так как помимо цифр в него нужно ввести ещё какие-то символы арифметических действий, поэтому с выходов шифратора снимаются не только числа в двоичной форме, но и команды.

Если рассмотреть внутреннюю структуру шифратора, то несложно убедиться, что он выполнен на простейших базовых логических элементах.

Во всех устройствах управления, которые работают на двоичной логике, но для удобства оператора имеют десятичную клавиатуру, используются шифраторы.

Детектор 0

Детектор 1

Детектор 2

Детектор 3

Дешифраторы относятся к той же группе, только работают с точностью до наоборот. Они преобразуют параллельный двоичный код в позиционный десятичный. Условное графическое обозначение на схеме может быть таким.

Или таким.

Если говорить о дешифраторах более полно, то стоит сказать, что они могут преобразовывать двоичный код в разные системы счисления (десятичную, шестнадцатиричную и пр.). Всё зависит от конкретной цели и назначения микросхемы.

Простейший пример. Вы не раз видели цифровой семисегментный индикатор, например, светодиодный. На нём отображаются десятичные цифры и числа к которым мы привыкли с детства (1, 2, 3, 4...). Но, как известно, цифровая электроника работает с двоичными числами, которые представляют комбинацию 0 и 1. Что же преобразовало двоичный код в десятичный и подало результат на цифровой семисегментный индикатор? Наверное, вы уже догадались, что это сделал дешифратор.

Работу дешифратора можно оценить вживую, если собрать несложную схему, которая состоит из микросхемы-дешифратора К176ИД2 и светодиодного семисегментного индикатора, который ещё называют «восьмёркой». Взгляните на схему, по ней легче разобраться, как работает дешифратор. Для быстрой сборки схемы можно использовать беспаечную макетную плату.

Для справки. Микросхема К176ИД2 разрабатывалась для управления 7-ми сегментным светодиодным индикатором. Эта микросхема способна преобразовать двоичный код от 0000 до 1001, что соответствует десятичным цифрам от 0 до 9 (одна декада). Остальные, более старшие комбинации просто не отображаются. Выводы C, S, K являются вспомогательными.

У микросхемы К176ИД2 есть четыре входа (1, 2, 4, 8). Их ещё иногда обозначают D0 – D3. На эти входы подаётся параллельный двоичный код (например, 0001). В данном случае, двоичный код имеет 4 разряда. Микросхема преобразует код так, что на выходах (a – g) появляются сигналы, которые и формируют на семисегментном индикаторе десятичные цифры и числа, к которым мы привыкли. Так как дешифратор К176ИД2 способен отобразить десятичные цифры в интервале от 0 до 9, то на индикаторе мы увидим только их.

Ко входам дешифратора К176ИД2 подключены 4 тумблера (S1 - S4), с помощью которых на дешифратор можно подать параллельный двоичный код. Например, при замыкании тумблера S1 на 5 вывод микросхемы подаётся логическая единица. Если же разомкнуть контакты тумблера S1 – это будет соответствовать логическому нулю. С помощью тумблеров мы сможем вручную устанавливать на входах микросхемы логическую 1 или 0. Думаю, с этим всё понятно.

На схеме показано, как на входы дешифратора DD1 подан код 0101. На светодиодном индикаторе отобразится цифра 5. Если замкнуть только тумблер S4, то на индикаторе отобразится цифра 8. Чтобы записать число от 0 до 9 в двоичном коде достаточно четырёх разрядов: a3* 8 + a2* 4 + a1* 2 + a0* 1, где a0 – a3, - это цифры из системы счисления (0 или 1).

Представим число 0101 в десятичном виде 0101 = 0*8 + 1*4 + 0*2 + 1*1 = 4 + 1 = 5. Теперь взглянем на схему и увидим, что вес разряда соответствует цифре, на которую умножается 0 или 1 в формуле.

Дешифратор на базе технологии ТТЛ – К155ИД1 использовался в своё время для управления газоразрядным цифровым индикатором типа ИН8, ИН12, которые были очень востребованы в 70-е годы, так как светодиодные низковольтные индикаторы ещё были очень большой редкостью.

Всё изменилось в 80-е годы. Можно было свободно приобрести семисегментные светодиодные матрицы (индикаторы) и среди радиолюбителей прокатился бум сборки электронных часов. Самодельные электронные часы не собрал для дома только ленивый.

Главная » Цифровая электроника » Текущая страница

Также Вам будет интересно узнать:

Эксперименты с RS-триггером
Что такое регистр? Регистр сдвига.
D-триггер.